----------------------------------------
エレクトロニクス用語２
トランジスタ技術1997月4月号 特集
----------------------------------------
汎用ロジック１ Ｂａｃｋ
３ステート
Ｈアクティブ
Ｌアクティブ
アサート
インバーテッドバッファ
グラウンドバウンス
クロックスキュー
ゲート
シュミットトリガゲート
セット
セットアップ時間
ネゲート
ハイインピーダンス
バスコンテンション
バッファ
ファンアウト
ファンイン
プルアップ抵抗
ホールド時間
ラッチアップ
リセット
レーシング ＴＯＰ
---------------------------
汎用ロジック２
インヒビット
ウェイト
キャリー
スレッショルドレベル
トリガ
ハザード
バスドライバ
バストランシーバ
バスレシーバ
ボロー
メタステーブル
ルックアヘッドキャリー
乗算器 ＴＯＰ
---------------------------
汎用ロジック３
ＬＳＢ ＭＳＢ
アンバッファード
エッジトリガ
オープンコレクタ
オープンドレイン
コンパレータ
シュミットトリガ
シリアルデータ
チャタリング
トーテムポール出力
ネガティブエッジトリガ
パラレルデータ
プルアップ
プルダウン
フルデコード
ポジティブエッジトリガ
ラインドライバ
ライントランシーバ
ラインレシーバ
ラッチ
レベルトリガ ＴＯＰ
-------------------------
プログラマブルロジック
ＡＳＩＣ ＣＰＬＤ ＦＰＧＡ ＧＡＬ
ＩＳＰ ＰＡＬ ＰＬＤ
アンチヒューズ
マクロセル ＴＯＰ
-------------------------
-------------------------------------
３ステート（3-state）
制御信号によって、ロジック出力をディジタルHレベル、
ディジタルLレベル、およびハイインピーダンス(Z)の三
つの状態にすることが可能なロジックIC。バス接続など
に使う。
［同］→ トライステート
ナショナルセミコンダク ター社の商標
---ＴＯＰ
Ｈアクティブ（High active）
［対］→ Ｌアクティブ
信号がディジタルハイ(High)レベルの時に論理が有効
になること。正論理で真の信号はHアクティブ。
---ＴＯＰ
Ｌアクティブ（Low active）
［対］→ Ｈアクティブ
信号がディジタルロー(Low)レベルの時に論理が有効に
なること。負論理で真の信号はLアクティブ。
---ＴＯＰ
アサート（assert）
［対］→ ネゲート
信号及び論理が有効になること。Hアクティブの信号を
アサートすると、ディジタルHレベルになる。Lアクティ
ブの信号をアサートすると、ディジタルLレベルになる。
---ＴＯＰ
インバーテッドバッファ（inverted
buffer）
［参］→ バッファ
入力と出力のロジックが反転するバッファ。一般にノ
ンインバーテッドバッファより高速である。
---ＴＯＰ
グラウンドバウンス（ground bounce）
ICの内部状態や出力が同時に変化したとき、ピン、ボ
ンディングワイヤなどの寄生容量、グラウンドインピー
ダンスなどにより、グラウンドレベルが変化すること。
---ＴＯＰ
クロックスキュー（clock skew）
同期式設計においてクロックの伝搬遅延時間の差、配
線容量などの理由により発生するタイミングのずれ。
---ＴＯＰ
ゲート（gate）
ディジタルロジック回路を構成する基本的な単位。論
理演算の基本は、2入力1出力ゲートと反転ゲートであり、
これらのゲートを組み合わせることで、あらゆるロジッ
ク回路を構成することが出来る。
---ＴＯＰ
シュミットトリガゲート（Schmitt
trigger gate）
［参］→ シュミットトリガ
入力信号がHレベルからLレベルに変わるときと、Lレベ
ルからHレベルに変わるときのスレッショルドレベルが異
なるゲート。
---ＴＯＰ
セット（set）
ラッチなどの内部状態がアサートされること。セット
するための入力。
---ＴＯＰ
セットアップ時間（setup time）
ラッチなどにおいて正常に入力を読み込むためにクロ
ックの有効なエッジ以前に入力信号を安定させていなけ
ればならない最小時間。
---ＴＯＰ
ネゲート（negate）
［対］→ アサート
信号及び論理が無効になること。Hアクティブの信号を
ネゲートすると、ディジタルLレベルになる。Lアクティ
ブの信号をネゲートすると、ディジタルHになる。
---ＴＯＰ
ハイインピーダンス（High impedance）
［同］→ Ｈｉ−Ｚ
回路の出力が電気的に接続されていないような状態、
真理値表では"Z"で表すことが多い。
電源の＋と−から絶縁された状態。
---ＴＯＰ
バスコンテンション（bus contention）
バスに接続した複数の出力が、伝搬遅延などの理由に
より同時に出力されること。
---ＴＯＰ
バッファ（buffer）
［参］→ インバーテッドバッファ
入力のファンイン数を調節したり、出力の駆動能力を
向上するのに使用する。
入力用として使用されるバッファの多くは、シュミッ
トトリガ機能を持ち、入力信号の雑音除去、波形整形を
行う。
論理演算としては意味を持たない。
---ＴＯＰ
ファンアウト（fan-out）
ロジックICの出力が駆動できるロジック信号入力数を
単位ロジックの入力本数で表したもの。
ファンアウトが大きいほど、駆動能力が大きく、従っ
て、より多くのロジック入力を接続できる。
出力の駆動能力及び周波数により異なる。
---ＴＯＰ
ファンイン（fan-in）
ロジックICの入力が、そのロジックを駆動するロジッ
クに与える負荷を単位ロジックの入力本数で表したもの。
同一機能の入力ピン数を指すこともある。ファンイン
数が小さいほど、そのロジックを駆動する前段のロジッ
クに与える影響が少ない。
---ＴＯＰ
プルアップ抵抗（pull up resistor）
［参］→ プルアップ
TTL-CMOS間の論理レベルの変換や、バス接続、ワイヤ
ードOR接続時の論理レベルの固定に使う抵抗器。
---ＴＯＰ
ホールド時間（hold time）
ラッチなどにおいて正常に入力を読み込むためにクロ
ックの有効なエッジ以降に入力信号を保持しなければな
らない最小時間。
---ＴＯＰ
ラッチアップ（latch up）
CMOS-ICなどにおいて、入出力ピンに過大な電圧を加え
た場合、その原因を取り除いても異常電流が内部で流れ
続けること。ICを破壊させるおそれがある。
---ＴＯＰ
リセット（reset）
ラッチなどの内部状態がネゲートされること。リセッ
トするための入力。
---ＴＯＰ
レーシング（racing）
複数の状態変数が同時に変化する場合に、伝搬遅延時
間の違いなど、信号が入力される順序によって最終的な
状態が決定すること。競争。
---ＴＯＰ
インヒビット（inhibit）
［参］→ ディセーブル
禁止。この信号がアクティブだと、動作が禁止された
り、状態の変化が禁止される。
---ＴＯＰ
ウェイト（wait）
CPUに接続されるメモリやI/Oデバイスが低速の場合、
CPUは書き込みや読み出しのサイクルを必要とする時間だ
け引き延ばして待つ。この機能を外部回路が使用するた
めにCPUはウェイト端子を持ち、周辺回路のスピードに応
じてCPUを待たせることをウェイトという。
ウェイト時間は、CPUの供給クロックの数で1ウェイト
2ウェイトなどと呼ぶことが多い。
---ＴＯＰ
キャリー（carry）
［対］→ ボロー
加算機の桁上がりの信号。アダーにはキャリーインと
キャリーアウトの端子があり、下位のアダーのキャリー
アウトを上位のキャリーインに接続して多段構成にする。
---ＴＯＰ
スレッショルドレベル（threshold
level）
しきい値。デジタル信号の入力回路が、Hレベル、Lレ
ベルを確定入力として検出する限界の電圧のこと。
TTLでは0.8V以下をLレベル、2.0V以上をHレベルと解釈
するので、駆動側でこの条件を満たす必要がある。電源
電圧5VのCMOSの場合は、Lレベルが約1.5V、Hレベルが約
3.8Vである。
TTLとCMOSはスレッショルドレベルが異なるので、TTL
でCMOSを駆動するときは注意が必要である。
---ＴＯＰ
トリガ（trigger）
状態変化のきっかけ（引きがね）となる信号。ストロ
ーブともいう。
---ＴＯＰ
ハザード（hazard）
［参］→ レーシング
(1)論理回路で構成する素子の遅延などが原因で、二つ以
上の信号が同時に変化すると、どちらか動作の速い方の
素子の出力が先に出てきて出力がおかしくなることをいう。
また、このように二つ以上の信号が競争することをレ
ースという。
組み合わせ回路の場合は、ある時間がたてば収まるが、
この出力をフリップフロップなどの順序回路に取り込む
と問題を起こすので注意を要す。
ハザードには、本来出力が不可なのに入力が変化した
ため、1,2度出力がばたつくスタティックハザードと出力
が変化したときにばたつくダイナミックハザードがあり、
チャタリングと同じ様な現象が起こる。
(2)回路素子の遅延などの理由によって発生する細い幅の
不要信号。 ひげ。
ＴＯＰ---
バスドライバ（bus driver）
バス線を駆動するIC。一般には、オープンコレクタ出
力のものと3ステート出力のものがある。また、入力ロジ
ックレベルと出力ロジックレベルが反転するものと、反
転しないものがある。
バスドライバと呼ばれているICは、その駆動能力が一
般のICより優れている。また、同一パッケージに4から8
個の素子が組み込まれている。ラッチ付きのものもある。
---ＴＯＰ
バストランシーバ（bus transceiver）
バスドライバとバスレシーバを同一パッケージに納め
たもの。入力と出力が分離したものと分離していないも
のがある。後者を双方向バスドライバと呼ぶこともある。
バス側と入出力側のロジックレベルが反転しているも
のもある。
---ＴＯＰ
バスレシーバ（bus receiver）
バス線に接続し、バス線からデータを受け取るための
バッファの役割を行う。一般に、バスレシーバはヒステ
リシス特性を持ち、対雑音特性が改善されている。また、
入出力のロジックレベルが反転するものと、反転しない
ものがある。
---ＴＯＰ
ボロー（borrow）
桁下がり信号。
---ＴＯＰ
メタステーブル（meta-stable）
ラッチやフリップフロップの入力信号において、セッ
トアップ時間やホールド時間が守られなかった場合に、
出力信号が不安定な状態になることをいう。
この状態は長く続くことはなく、必ず起きる現象でも
ない。TTLやCMOSの標準ロジックで数十psから数nsほどで
ある。
外部からの非同期信号をフリップフロップで同期化す
るような場合には、入力信号はどこで変化するか分から
ないので、メタステーブルの発生を防ぐことは出来ない。
しかし、メタステーブルの発生現象を見れば、メタステ
ーブルが発生してもかまわない回路構成にすることは可
能である。
---ＴＯＰ
ルックアヘッドキャリー（look
ahead carry）
多段のアダーにおいて、各桁の加算結果のキャリーを
上位の桁に繰り上げていくと、演算時間が非常に長くな
る。このため、各桁の演算とは別に、入力の組み合わせ
から最終出力のキャリーを演算してしまうことで、アダ
ーの演算速度は向上する。
このキャリー演算回路をルックアヘッドキャリー回路
という。実際には、入力のどこかにゼロのビットが有れ
ば桁上がりが起きないので、回路規模としては簡潔であ
る。
---ＴＯＰ
乗算器（multiplier）
アダーと並んでデジタル演算の基本要素である。単純
なものは桁ごとの加算機の組み合わせで構成される。高
速大規模なものは、専用のアルゴリズムを持つ演算チッ
プとして用意されている。
二つのデータの演算だけでなく、一方の入力信号をも
う一方の入力で変調する変調器と見ることもできるので、
信号処理や通信関係にも使われる。
---ＴＯＰ
ＬＳＢ（Least Significant Bit）
［対］→ MSB
最下位ビット。もっとも重み付けの小さいビット。
---ＴＯＰ
ＭＳＢ（most Significant Bit）
［対］→ LSB
最上位ビット。もっとも重み付けの大きいビット。
---ＴＯＰ
アンバッファード（unbuffered）
CMOSロジックインバータICの入出力に帰還をかけてア
ナログアンプや発信回路を構成する場合、普通のロジッ
クインバータICだと、内部のインバータが3段で構成され
ているために、利得が高くなりすぎてうまく動作しない。
アンバッファードインバータは、内部のインバータが
1段で構成されており、アナログアンプとして使うのに適
している。
ex) ４０６９Ｂ ：バッファ有り
４０６９ＵＢ：バッファ無し
---ＴＯＰ
エッジトリガ（edge trigger）
データストローブ信号の立ち上がり、または立ち下が
りの変化点でトリガするもの。エッジの前後にデータが
確定しているべき時間(セットアップ、ホールド)の条件
がある。
---ＴＯＰ
オープンコレクタ（open collector）
TTLなどのバイポーラICの出力がコレクタ開放型になっ
ているもの。
ワイヤードORや負荷の駆動に使う。
---ＴＯＰ
オープンドレイン（open drain）
CMOSロジックICなどの出力がドレイン開放型になって
いるもの。
ワイヤードORや負荷の駆動に使う。
---ＴＯＰ
コンパレータ（comparator）
デジタルのコンパレータとは、二つのデジタル入力値
を比較した結果を出力する一種のエンコーダである。等
号、不等号や多ビット拡張接続用の信号を持つものもある。
---ＴＯＰ
シュミットトリガ（Schmitt trigger)
入力電圧に対して上限値と下限値の二つのスレッショ
ルドレベルを持ち、これらの値より入力が高くなるか、
または低くなるかで状態が変化するフリップフロップ。
正弦波が入力された場合を考える。
入力電圧が上限値より低い場合は出力はLレベルである。
そして、入力電圧が上限値より高くなると出力はHレベル
になる。つぎに入力電圧が上限値を下り下限値より低く
なると出力はLレベルになる。
シュミットトリガは、入力波形を綺麗な方形波に整形
するのによく使われる。
電圧の上限値と下限値の差をヒステリシス電圧といい、
これが大きいほどノイズに強い。
---ＴＯＰ
シリアルデータ（serial data）
［対］→ パラレルデータ
直列データ。データを時系列上に展開したもの。パラ
レルデータと比べて、入力や出力の端子が各一つで済む
が、同じ量のデータを転送するのに時間がかかる。
---ＴＯＰ
チャタリング（chattering）
リレー接点やスイッチ接点が、切り替わった直後にば
たついて、信号がON/OFFを繰り返す現象。
---ＴＯＰ
トーテムポール出力（totem pole
output）
TTLの出力回路の形式。
電流吐き出しトランジスタと電流吸い込みトランジス
タを直列に接続したもの。
---ＴＯＰ
ネガティブエッジトリガ（negative
edge trigger）
ストローブ信号の立ち下がりでトリガすること。
---ＴＯＰ
パラレルデータ（parallel data）
［対］→ シリアルデータ
並列データ。データ幅分の全データを同時に入力また
は出力することが出来る。入力や出力にデータ幅分の端
子数が必要である。
---ＴＯＰ
プルアップ（pull up）
デジタル信号ラインを、抵抗を通してHレベルに接続す
ること。TTLでは出力Hレベル電圧が低いので、数KΩのプ
ルアップ抵抗を使用する。
オープンコレクタ出力の通信ラインでは数百オームの
プルアップ抵抗を受信側に持つことで、通信ラインに多
少のノイズが乗っても誤動作しにくくなる。
CPU回路のデータバスなども8ビット単位で1パッケージ
にまとめた集合型抵抗でプルアップすることで、全ての
チップがハイインピーダンス状態であるときにもデータ
バスを確定したロジックHレベルに保つことが出来、シス
テムの信頼性が向上する。
---ＴＯＰ
プルダウン（pull down）
デジタル信号ラインを、抵抗を通してグランドに接続
すること。
プルアップとは反対であるが、求める効果は同様であ
り、高速クロック回路の信号ライン上の反射信号(誤動作
のもと)を押さえるためのもの、終端抵抗の意味も持つ。
正論理の信号ラインやCMOSの回路において使われる。
---ＴＯＰ
フルデコード（full decode）
アドレス信号の全ビットをアドレスデコーダに供給し
て、必要なチップセレクト信号を発生すること。
デコーダを簡単にするためにアドレスの全部を使用し
なくてもデコード回路は構成できるが、この場合にはあ
るチップを選択するのに、複数のアドレス（イメージア
ドレス）が存在することになるので、プログラムを書く
段階で注意する必要がある。
---ＴＯＰ
ポジティブエッジトリガ（positive
edge trigger）
ストローブ信号の立ち上がりでトリガすること。
---ＴＯＰ
ラインドライバ（line driver）
比較的長距離の区間で信号を送るときに、伝送線を駆
動するためのIC。代表的なものとしてEIA-232ラインドラ
イバがある。
---ＴＯＰ
ライントランシーバ（line transceiver）
ラインドライバとラインレシーバが一体になったIC。
---ＴＯＰ
ラインレシーバ（line receiver）
比較的長距離の区間を通じて送られてきた信号を受け
るときに、伝送線から信号を受信するためのIC。代表的
なものとしてEIA-232ラインレシーバがある。
---ＴＯＰ
ラッチ（latch）
データを保持する回路。ラッチ状態でないときには、
入力デタが出力に透過するのでトランスペアレントラッ
チともいう。
---ＴＯＰ
レベルトリガ（level trigger）
ラッチなどにおいて、トリガ信号がHレベルかLレベル
かによってトリガするもの。ラッチならば、ラッチ中は
ロジックレベルを固定しておく必要がある。
---ＴＯＰ
ＡＳＩＣ（Application Specific Integrated
Circuit）
特定用途用のIC。ゲートアレイ、スタンダードセルな
どを使って設計したカスタムICなどを指す。
---ＴＯＰ
ＣＰＬＤ（Complex Programmable Logic Device）
PLDよりゲート規模の大きいプログラマブルロジック。
複数のPLD相当のセルと、PLD相当のセルを総合接続する
配線領域を持つ。PLDより複雑な論理を実現するデバイス。
---ＴＯＰ
ＦＰＧＡ（Field Programmable Gate Array）
プログラマブルなゲートアレイ。専用書き込みツール
によって設計したロジックを書き込むことが出来る。一
般にCPLDとは異なるアーキテクチャのものを指す。
---ＴＯＰ
ＧＡＬ（Generic Array Logic）
米国のLattice社が開発した電気書き込み/消去型のPLD。
最大の特徴は、一旦書き込んだ回路（論理）を電気的に
消去して修正再利用が可能なことである。
PALとの互換性が考慮して有り、代表的な品種は置き換
えが可能である。
---ＴＯＰ
ＩＳＰ（In System Programming）
設計変更を容易にするため、プログラマブルデバイス
をシステムに組み込んだままで、プログラミングする方法。
---ＴＯＰ
ＰＡＬ（Programmable Array Logic）
米国MMI社（Monolithic Memories Inc.:現AMD社）が自
社のPLDに付けた商標。
ANDアレイ、ORアレイからなる構造で、ORアレイをあら
かじめ固定して有るのが特徴である。バイポーラタイプ
（ECLやTTL）、再書き込み可能なCMOSタイプや入出力マ
クロセルを内蔵するものもある。
規模は積項数で50から500、ゲート換算で数百ゲート程
度である。
---ＴＯＰ
ＰＬＤ（Programmable Logic Device）
一般に多入力AO（AND-OR）に接続されたマクロセルを
複数持ち、それぞれのマクロセルを接続する内部配線を
変更することによって、多様な論理を実現するデバイス。
---ＴＯＰ
アンチヒューズ（anti-fuse）
通常は絶縁状態にあり、書き込み電圧を加えることに
より、接続状態になるヒューズ。
FPGAで使用されているほかのテクノロジと比較して、
内部接続のインピーダンスが低くできるため、高速回路
を実現しやすい。
---ＴＯＰ
マクロセル（macro cell）
(1)ゲートアレイにおいて、設計者が使用しやすいように、
複数のセルを組み合わせて実現したシンボル。
(2)PLDやCPLDにおいて、フリップフロップ及びゲートを
まとめたもの。一般にクロックの極性、データの正論理
/負論理、フリップフロップの種類をある程度変更できる。
---ＴＯＰ
Ｂａｃｋ